铟凸点倒装焊互联——超导量子芯片从平面到立体的互联进化
量子计算已是国家科技竞争的主赛道。2025 年 3 月 3 日，中国科学技术大学发布成功构建了 105 比特超导量子计算原型机「祖冲之三号」，处理特定问题比最快超算快 15 个数量级。2026 年，量子科技被写进政府工作报告和「十五五」规划的最高优先级清单，国家意志的注入正将这条赛道推向更深处。
二、先进互联如何助力量子计算？
中国科大教授朱晓波曾比喻，「量子处理器好比一个超级大脑，量子比特就是大脑的神经元，量子比特相干时间可以理解为神经元能够有效工作的时间。量子比特越多，量子比特退相干时间越长，大脑能够处理的信息就越复杂、越庞大，从而能够解决更困难的问题。」
一个计算上有用的、容错的和具有纠错能力的量子计算机需要大约几十至百万个物理量子比特来构建足够的逻辑量子比特（超过 1000 个），而每个量子比特都需要能够进行单独控制、读出并与其它量子比特进行交互，这就需要通过大量布线来实现外部经典处理器和内部量子比特之间信号传输。
真正难的是把比特越做越多、越连越密，而这正是封装互连的战场。
为什么非「叠」不可？传统二维平面布局在量子比特超过约 50 个时，就会遇到严重的信号布线拥挤与串扰。与经典硅基 CMOS 芯片的封装演进相类似，随着量子芯片的计算能力上升，比特数往上走，超导量子芯片的封装架构也呈现从平面单芯片设计向 Flip-chip 倒装焊互连，并进一步探索 TSV 三维集成的趋势。
国内的量子计算芯片也正蓬勃发展。近年来中科大、北京量子院、中科院量子创新研究院等在超导量子计算上取得优异成果，特别是近两年，处理器比特数已从几十跨越到几百，从平面「Flip-chip」技术向更高层堆叠上发展。
三、超导量子芯片的集成难点与工艺实现
量子计算机有多种技术路线，未来因为其优势场景不同，可能是多路线并存的局面，而其中超导体系因与半导体微纳工艺兼容、最易扩展，是工程化最成熟的主流方式之一。
超导量子计算，即利用超导材料在极低温下的宏观量子效应进行信息处理的技术。
在超导量子芯片的集成中，面临以下难点：
难点① · 极端环境下的超导材料与物理适配 —— 能适应比外太空更冷的极寒
量子封装不能像传统半导体那样用铜、铅、锡键合——必须在极低温下仍超导，而键合温度又不能太高，以免烧毁脆弱的结构。
铟（In）因超导性（Tc≈3.4K）、延展性好、键合温度低成为超导量子芯片互联主流材料。
难点② · 在维持超导量子特性要求下，互联方式做到低损耗、高可靠、可拓展
芯片界面的杂质缺陷（TLS）会「偷走」比特的能量。为保住性能，量子比特必须面向空气或真空「悬空」工作——这直接禁用了传统 Underfill（底部填充加固胶），使封装结构天生脆弱。特殊的超导材料体系与比特规模化后，还会涌现新的封装问题：热循环应力、大尺寸芯片杂散谐振与串扰等。
难点③ · 铟凸点互连的工艺难点 —— 会「吃」铝，还会「塌」
铟凸点互连在超导量子芯片 3D 堆叠中面临两大问题：
一是铟与铝布线层相互扩散生成非超导金属间化合物，容易产生氧化物，破坏信号连接。
二是多次键合会导致软质铟凸点渐进式压塌，难以维持稳定间隙并易导致芯片损坏。
二者均须在上述严苛的低温、低损耗约束下解决。
超导量子芯片铟凸点倒装键合应用
来源：LI H X. Flip-chip integrated superconducting quantum processors[D]. Göteborg, Sweden: Chalmers University of Technology, 2025.
| 键合对象 | 量子比特芯片（Q-chip，承载量子比特和耦合器）与控制芯片（C-chip，承载控制线、读取线及谐振器） |
|---|---|
| Q-chip 尺寸 | 约 12 mm × 12 mm |
| 芯片间距 | 目标值约 8 μm |
| 凸点方案 | 铟（In）凸点 + 超导 UBM 层（NbN，作扩散阻挡层防止铟-铝互扩散），Al-NbN-In 结构 |
| 键合工艺 | 室温冷压键合——将 Q-chip 翻转与 C-chip 精确对准后，在室温下通过机械压力完成冷压键合，无回流、无超声 |
| 验证结果 | 成功实现 25 比特规模超导量子处理器；倒装焊架构下量子比特相干时间（T1、T2*）和门保真度与单芯片架构相当，未因增加工艺步骤而退化 |
QX5000 设备为量子比特走向规模化 3D 集成提供定制化的研发平台。
解决方案
超导量子芯片从几十比特向几百比特跨越，封装架构必须从平面走向三维堆叠，倒装焊成为突破 I/O 瓶颈的关键路径。围绕超导量子核心的铟凸点倒装焊工艺，QX 系列提供专业解决方案：
- 亚微米级对准精度 —— ±0.5μm 对准精度，覆盖超导量子比特互连的 ±1~2μm 窗口要求，为规模化集成预留充足余量。
- 氧化还原 —— 设备可配置甲酸腔体，键合前原位清洗，确保界面洁净、形成低阻超导连接。
- 取放与贴装控制 —— 针对芯片翘曲、凸点排布差异，提供定制吸嘴与工艺库匹配，保证拾取稳定、贴装共面，从源头抑制压塌不均。
- 冷压 / 热压兼容 —— 支持冷压与热压两种模式，适配不同材料工艺体系要求。
- 间隙控制 —— 0.1N 力控精度，实时闭环力控精确控制压塌量与芯片间距，避免过压塌陷、欠压虚连，将芯片间间隙稳定在工艺窗口内。
艾科瑞思（苏州艾科瑞思智能装备股份有限公司），成立于 2010 年，总部位于苏州工业园区，是专业的半导体先进封装设备供应商，专注于装片、分选与微组装设备的研发、设计、制造和销售。
经过 16 年的行业深耕，艾科瑞思为新兴半导体材料和先进封装工艺提供新一代贴片设备——包括系统级封装（SiP）多芯片贴片机、分选机、晶圆级混合键合机（Chip-to-Wafer Hybrid Bonder，对位精度 200 nm）和倒装贴片机——服务于先进封装、IC 装配、射频/微波、光电器件和传感器等市场的专业贴片解决方案。
本页部分图片与数据引自公开学术文献与公开报道，仅用于科普用途
参考文献
- ［1］栾添, 刘鑫, 代志鹏, 等. 超导量子处理器集成工艺技术研究进展[J]. 微电子学, 2025, 55(3): 430-440.
- ［2］LI H X. Flip-chip integrated superconducting quantum processors[D]. Göteborg, Sweden: Chalmers University of Technology, 2025.
- ［3］LUO Z, MAYER T, ZAHN D, et al. A demonstration of multifloating superconducting qubits on a 3-D flip-chip platform with TLS loss mitigation via apertures[J]. IEEE Microwave and Wireless Technology Letters, 2025, 99: 1-4.
- ［4］PARADKAR A, NICAISE P, DAKROURY K, et al. Superconducting flip-chip devices using indium microspheres on Au-passivated Nb or NbN as under-bump metallization layer[J]. Applied Physics Letters, 2025, 126(2): 022601.
- ［5］PEZESHKI K, GUAN H. Flip-chip indium bump bonding for superconducting circuit integration[R]. Stanford, CA: Stanford Nanofabrication Facility (SNF), ENGR 241 SPR23 Final Report, 2023.
- ［6］3D集成超导量子芯片结构分析[R]. San Jose, CA: San Jose State University, 2025.
